Sejarah
Awalnya dikembangkan di bawah naungan Accellera, SystemVerilog disetujui pada tahun 2005 oleh IEEE sebagai standar resmi IEEE Std 1800-2005. Versi pertama standar hanya menjelaskan ekstensi dari standar Verilog (IEEE Std 1364-2005), sehingga pengguna baru bahasa tersebut terpaksa membaca dua standar. Situasi ini berubah pada tahun 2009 ketika kedua standar digabungkan.
