file SV:
File SV adalah file kode sumber yang ditulis dalam bahasa SystemVerilog, yang merupakan superset dari bahasa Verilog yang digunakan untuk menentukan model sistem elektronik. Ini berisi kode sumber SystemVerilog.
Anda dapat membuka file SV dalam editor teks apa pun. Namun, Anda mungkin ingin menggunakan editor yang dirancang khusus untuk menangani kode sumber SystemVerilog, seperti Sigasi Studio atau ModelSim.
SystemVerilog digunakan dalam industri semikonduktor dan desain elektronik. Ini adalah kombinasi fitur bahasa deskripsi perangkat keras (HDL) dan fitur bahasa verifikasi perangkat keras (HVL) dengan fitur C dan C. Itu diadopsi sebagai Standar IEEE 1800-2005 pada 2005, Standar IEEE 1800-2009 pada 2009, dan IEEE 1800-2017 pada 2017.
CATATAN: IEEE adalah singkatan dari Institute of Electrical dan Insinyur Elektronik.
Windows
- Sigasi Studio
- Mentor Graphics ModelSim
Mac
- Sigasi Studio
Linux
- Sigasi Studio
- Mentor Graphics ModelSim